Skip Navigation

Votre carrière chez Thales

DÉCOUVREZ NOS POSTES. UTILISEZ LES FILTRES DE RECHERCHE ET TROUVEZ L'OFFRE QUI VOUS CORRESPOND.

Rendez-vous sur notre site carrière jobs.thalesgroup.com pour retrouver l’ensemble de nos opportunités dans le monde.

Menu

Ingénieur.e -Implémentation d’un démonstrateur d'inférence neuronal sur FPGA (H/F) STAGE

ID de l'offre R0141447 Location: Palaiseau, Île-de-France, France
Stage, Full time

QUI SOMMES-NOUS ?

Situé sur le campus de l’École polytechnique, au cœur du pôle scientifique et technologique d’envergure mondiale de Paris-Saclay, le site de Palaiseau regroupe les activités de Thales Research & Technology (TRT), le centre de recherche du Groupe, et de ThereSIS (THALES European REsearch center for Security & Information Systems) au service des activités mondiales du Groupe. Grâce à une politique de partenariat proactive avec le monde académique et un réseau international d’entreprises innovantes, nos équipes de recherche de TRT développent des technologies de rupture et celles de ThereSIS sont dédiées à la sécurisation des systèmes d’information, à l’ingénierie des systèmes complexes et aux technologies innovantes de la transformation numérique afin d’obtenir rapidement des résultats répondant à des demandes opérationnelles concrètes.

Dans ce cadre nous recherchons un.e :

Ingénieur.e -Implémentation d’un démonstrateur d’inférence neuronal sur FPGA (H/F) STAGE de 6 mois à partir de février 2022
Basé.e à Palaiseau (91)

QUI ETES-VOUS ?

  • Etudiant.e en école d’Ingénieur.e ou formation équivalente vous préparez un Master 2 en électronique et informatique embarquée avec une composante IA ?
  • Votre formation vous a permis d’acquérir les compétences suivantes :
  • Systèmes embarqués
  • Utilisation d’un environnement de conception d’IA (e.g TensorFlow ou PyTorch)
  • FPGA et langage RTL (VHDL, Verilog ou autres)
  • Langage C et Python
  • Vous faites preuve de curiosité, vous êtes dynamique et autonome ?
  • Vous avez l’esprit d’équipe et vous êtes rigoureux.se ?
  • Enfin vous souhaitez évoluer dans un milieu international et de ce fait parler couramment anglais (Niveau B2-C1 attendu) ?

Vous vous reconnaissez ? Alors découvrez vite vos futures missions J

CE QUE NOUS POUVONS ACCOMPLIR ENSEMBLE :

Situé au sein du centre de recherche Thales Research & Technology, le Laboratoire Calcul Haute Performance (LCHP) s’intéresse au développement de solutions innovantes pour des applications embarquées. Il bénéficie d’une expertise aussi bien au niveau logiciel (programmation parallèle, outil de prototypage rapide et virtuel) que matériel (architectures hétérogènes, systèmes sur puce) le rendant apte à répondre aux différents besoins du Groupe Thales.

Grace à leurs performances grandissantes, les réseaux de neurones convolutionnels sont de plus en plus adaptés à un nombre croissant d’applications dans tous les domaines d’expertise de Thales (avionique, spatial, défense, sécurité...). Néanmoins, ces réseaux nécessitent l’exécution d’un nombre important d’opérations par inférence (jusqu’à plusieurs centaines de MOPS) rendant l’inférence sur CPU inefficace tandis que celle sur GPU est rarement

compatible avec  les contraintes d’un environnement embarqué (consommation énergétique, température). Afin de répondre à ces contraintes de performance et d’embarquabilité, une IP d’accélération neuronale sur FPGA est en développement à Thales. Cette IP devra, à terme, permettre l’inférence de réseaux convolutifs en temps réel et avec une consommation énergétique maitrisée.

L’objectif de votre stage vise à mettre en place un démonstrateur d’inférence neuronale sur FPGA   exploitant l’IP d’accélération neuronale développée à Thales Research & Technology.  La  mise  en  place  du  démonstrateur  implique  notamment: l’adaptation d’un réseau de neurones convolutionnel (e.g. MobileNETou ResNET) aux caractéristiques de l’accélérateur Thales (adaptation  de  la  topologie, entrainement et génération  des  poids et quantification), l’intégration de l’accélérateur   neuronal   sur une cible   FPGA à définir (e.g. Xilinx Virtex   ou   Zynq), et le développement de l’environnement hôte pour piloter l’accélérateur et visualiser les données d’entrée et le résultat de convolution).

Dans ce contexte, vos missions seront les suivantes :

  • Vous sélectionnerez un dataset et une topologie de référence
  • Vous adapterez, entrainerez et quantifierez le réseau des neurones
  • Vous modifierez l’IP Thales spécialisé pour le traitement de réseaux de neurones
  • Vous Intégrerez l’IP Thales sur carte FPGA
  • Vous configurerez l’environnement logiciel (configuration de l’OS, PetaLinux; développement du driver et des applications)
  • Vous piloterez l’accélérateur et visualiserez les données d’entrée et le résultat de convolution.
  • Vous exécuterez l’application neuronale quantifiée sur le démonstrateur.

Innovation, passion, ambition : rejoignez Thales et créez le monde de demain, dès aujourd’hui.

< Retourner aux résultats

À propos de notre emplacement

Palaiseau, France